Предыдущая страница реферата | 1  2  3  4  5  6  7  8 | Следующая страница реферата

Структурная схема в максимальном режиме.

Функциональные возможности комплекта К1810 позволяют организовать многопроцессорное вычисление системы. Задачу согласования многопроцессорной системы решает арбитр шин К1810ВБ89.

Микросхема К1810ГФ84.

X1,X2 – для подключения кварцевого резо- натора

F/C – вход выбора источника тактовой ча- стоты:

«1» - от собственного задающего генера- тора

«0» - от внешних сигналов синхронизации

PCLK – выход управления переферией.

OSC – выход внешнего задающего генератора
RES – вход сигнала сброса
CLK – выход ГТИ для управления памятью
READY – выход готовности генератора
RESET – сигнал системного сброса
AEN1,AEN2 – выходы разрешения адресации для сигналов готовности (RDY1,
RDY2)
Предназначен для управления ЦМП, памятью, внешними устройствами, контроллером системной шины и арбитром шин. Функционально состоит из генератора тактовой частоты, делителя частоты на 2 и 3 и схемы управления этими устройствами.

Контроллер системной шины

К1810ВГ88.

Контроллер предназначен для работы в составе микропроцессорной системы и обеспечивает подключение к ней памяти и внешних устройств,

Функциональные возможности МС: позволяет организовать конфигурацию вычислительной системы имеющей 2 магистрали: системная шина и резидентная шина. К системной шине подключается память, к резидентной – устройства в/в.

Входы S0-S2 – предназначены для подключения к центральному микропроцессору.
|S0 |S1 |S2 |Режим работы ВМ86 |Командные сигналы ВГ88 |
|0 |0 |0 |Подтверждение прерывания |INTA |
|1 |0 |0 |Ввод данных из устройства в/в |IORC |
|0 |1 |0 |Вывод данных в устройство в/в |IOWC,AIOWC |
|1 |1 |0 |Останов |------- |
|0 |0 |1 |Выборка команды |MRDC |
|1 |0 |1 |Чтение из памяти |MRDC |
|0 |1 |1 |Запись в память |MWTC |
|1 |1 |1 |Пассивное состояние (отключение от|MWTC,AMWC |
| | | |системной шины | |

Функционирование микросхемы осуществляется на основании следующего кода:

CLK –подключение системного генератора
AEN – строб управления выдачи командных сигналов контроллера (используется в случаях обращения к резидентной шине в/в.)
СEN – сигнал управления при каскадировании ВГ88
IOB - признак обращения к системной шине («0» -системная шина, «1» - резидентная шина)
MRDC – системный сигнал чтения из памяти
MWTC – системный сигнал записи в память
AMWC – опережающий строб при обращении к памяти
IORC – системный сигнал ввода
IOWC – системный сигнал вывода
AIOWC – опережающий строб
INTA – системный сигнал подтверждения прерывания
DEN - строб сопровождения данных для фиксации в регистры-защелки
ALE – строб сопровождения адреса в регистр-защелку
OT/R – сигнал определяющий направление передачи информации («0» -запись в память; «1»- считывание)
STB – сигнал стробирования адреса
PDEN – используется при каскадировании контроллеров системной шины в микропроцессорные вычислительные системы.

Функциональная схема включения.
Данная функциональная схема используется при работе микропрцессора в максимальном режиме при организациях многопроцессорных систем.

При обращенях к памяти и внешним устройствам очень сильно отличается по быстродействию. Поскольку многопроцессорные системы организовываются для решения сложных задач, требующих большого быстродействия, то нужно выполнять разделение обращения к внешним устройствам и памяти.

К1810ВБ89

S0-S2 – входы для подключения к МП ВМ86, состояние этих входов определяет режим работы арбитра шин. Зафиксировав эти сигналы арбитр шин начинает выполнение действий по захвату, освобождению или удержанию системной или резидентной шины.

CLK – вход для подключения системного генератора.

LOCK – вход запрета освобождения системной шины: «1» - арбитру запрещается освобождать системную шину, не зависимо от его приоритета.

CRQLCR - выход запрета освобождения системной шины если поступил запрос по входу

CBRQ.
ANYRQST – вход разрешения освобождения системной шины.
RESB – выбор режима работы системной либо резидентной шины («1» - системная шина; «0» - резидентная шина)
IOB – выбор режима работы при вводе / выводе информации через системную либо резидентную шину («1» - системная шина; «0» - резидентная шина)
AEN – сигнал разрешения доступа к системной шине.
BCLK – сигнал синхронизации системной шины.
BREQ – сигнал запроса системной шины.
BPRN – вход разрешения приоритетного доступа к системной шине
BPRQ – выход приоритетного доступа к системной шине.
BUSY – сигнал занятости шины.
CBRQ – вх/вых общего запроса шин.

Арбитр шин в многопроцессорной системе может обслуживать 1-2 центральных микропроцессоров. При организации многопроцессорных систем нужно разрабатывать схему приоритетного арбитража. При организации схем приоритетного выбора арбитража используется 3 метода: параллельный; последовательный и циклический арбитраж.

Рекомендуем скачать другие рефераты по теме: шпоры по уголовному, электронный реферат.



Предыдущая страница реферата | 1  2  3  4  5  6  7  8 | Следующая страница реферата

Поделитесь этой записью или добавьте в закладки