Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата

ОП виповнює обробку данних, поступаючих до нього, забезпечує зберігання та видачу признаків результатів, отриманих в ОП, формування слова стану.

БМУ забеспечує прийняття виконуваної команди із ОЗП, преобразування кода команди для подальшого обчислювання, виробка адреси мікрокоманди для пам`яті мікропрограм, формування необхідного формату мікрокоманди для керування БІСами ЕОМ, а також забеспечує перехід на мікропрограму-відробник вектору переривання, адреса якого надходить з блоку БПП.

БПП забеспечує прийняття запросів від зовнішніх пристроїв, керування приоритетами ліній переривань, формування вектора переривання та по цьому вектору формування адреси відробнику переривання для БМУ.

В ОЗП зберігаються команди, які необхідно виконувати на даній мікро-ЕОМ, причому записані у системі ЕС ЕОМ, систему команд якої емулює розроблена мікро-ЕОМ.

БС забеспечує усі схеми ЕОМ стабільними тактовими послідовностями, формірує машинні цикли для БІС.

В загальному виді мікро ЕОМ функціонує слідуючим образом: Виконувана команда зчитується з ОЗП та попадає на БМУ. БМУ преобразує код команди та починає виконання мікропрограми обробки поданої мікрокоманди. Під час виконування мвкрокоманд БМУ програмує мікропроцесорний комплект на виконання конкретних операцій згідно алгоритму. Якщо у час виконання програми надходить переривання від зовнішнього пристрою, БПП формує запит на переривання та адресу обробника переривання, та БМУ починає обробку переривання.

4. Функціональна схема микро-ЕОМ

4.1 Арифметико логічний пристрій

Арифметико-логічний пристрій (АЛП) призначено для виконання арифметичних і логічних операцій, операнди для яких або безпосередньо надходять із шини даних (ШД), або читаються з внутрішнього реєстрового запам'ятовуючого пристрою (РЗП) АЛП, адреса для який надходить зі ШД. АЛП містить: шістнадцять центральних процесорних елемента (ЦПЕ) К1804ВР2; контролер станів К1804ВР2; схема прискореного переносу К1804ВР1;

БІС К1804ВР2 являє собою 4-розрядну нарощувану мікропроцесорну секцію
(МПС) з підвищеними алгоритмічними можливостями й орієнтована на обробку складних арифметичних алгоритмів. Володіючи секционированной структурою, даний ЦПЕ дозволяє за рахунок об'єднання декількох БІС будувати процесори
(чи АЛП) довільної розрядності, кратної 4.

Дана МПС керується кодом мікрокоманди, поданим на входи I0-I8, у залежності від значення якого БІС вибирає джерела операндв, виконувану над ними операцію і приймач результату цієї операції.

БІС К1804ВР2 призначена для замикання даних навколо МПС К1804ВР2 при побудові АЛП мікро-ЕОМ, забезпечуючи також функції регістра стану і формірователя сигналу переносу.

Під впливом зовнішніх сигналів управління дана БІС формує сигнали для організації зрушень і переносів в АЛП, а також, обробляючи ознаки стану, що надходять з АЛП блоку обробки даних: перенос (C); нульовий результат (Z); знак результату (N); переповнення (OVR), формує сигнал умови для організації розгалужень як у програмах, так і в мікропрограмах.

Для порівняння двох чисел необхідно подать ці числа на АЛП, організувати їхнє вирахування, а на шину управління БІС К1804ВР2 подать команду порівняння по необхідній умові. Після чого КС за значенням C, Z, N,
OVR сформує на виході CT сигнал низького рівня, якщо задана умова виконується, чи сигнал високого рівня, якщо воно не виконується.

4.2 Блок мікропрограмного управління

Блок мікропрограмного управління використовується для управління послідовністю мікрокоманд та містить в собі: регістр команд (РгК) на К1804ИР2; дешифратор начальної адреси мікропрограми на базі двох БІС ПЗУ К556РТ6; формувач адреси мікропрограми К1804ВУ4; пам`ять мікропрограм (ПМП) на базі семи БІС К556РТ6; регістр мікрокоманд (РгМК) на базі 7 БІС К1804ИР2; мультиплексор для вибору істочнику переривання.

БІС К1804ВУ4 представля з себе 12-розрядну схему
Керування адресом мікрокоманди та призначена для формуванняадреси ПЗП мікрокоманд ємністю до 4Кслів в составі пристроїв мікропрограмного управління. Крім того, подана БІС забеспечує: отримування наступної адреси шляхом нарощування лічильника адресів на 1; многократний півтор одного й того ж адреса; умовний чи безумовний перехід до адреси, поданому чи з внутрішніх істочників, чи з вхідної шини БІС.
Умовний чи безумовний перехід до подпрограми;
Організація циклів.

Під впливом зовнішніх сигналів керування БІС формує послідовність адресів, які поступають на пам`ять микропрограм. Послідовності адресів кожного разу будуть отвічати послідовності мікрокоманд, вібраній з пам`яті мікропрограм.

БІС К1804ВУ4 керується кодом мікрокоманди, що подається на входи І0-
І3, а також сигналами на входах СС (дозвіл переходу) та ССЕ (дозвіл аналізу сигналу на СС). Крім адреси на вихідній шині, БІС формірує три керуючих сигнали (VE, PE, PE), за допомогою яких здійснюється підключення до вхідної шини БІС одного з трьох зовнішніх істочників адреси – чи регистру мікрокоманд (РгМК) (РЕ), либо дешифратору начальних адресів (МЕ), чи з блоку обробки переривань (VE). Для кожної мікрокоманди виробляється тільки один сигнал дозвілу зовнішнього істочнику.

4.3.Блок обробки запитів переривань

Блок обробки запитів переривань (БОЗП) призначений для фіксування запитів на переривання, формування адреси початку мікропрограми обслуговування запиту на переривання, що має найвищий пріоритет серед усіх що прийшли, а також для вироблення сигналу запиту на обслуговування переривання, що разом з адресою надходить на БМУ. БОЗП містить у собі:
БІС узгодження БІС К1804ВН1 з К1804ВР3; вісім БІС пріоритетного переривання К1804ВН1;

БІС К1804ВН1 являє собою 8-розрядну мікропрограмувальну схему пріоритетного векторного переривання і призначена для обробки запитів на переривання, що надходять по 8 вхідних шинах від різних пристроїв, відповідно до їхнього рівня пріоритету. БІС може реєструвати як рівневих, так і імпульсні запити, що надходять на входи INR7-INR0. Якщо на керуючий вхід СОМО поданий низький рівень, то БІС реєструє імпульсні запити.
Пріоритет отриманого запиту порівнюється з тим, що міститься у внутрішньому регістрі стану, і якщо він не нижче останнього, то БІС фіксує його і виставляє його номер на вихідну шину V3-V0.

БІС К1804ВР3 являє собою керований пріоритетний шифратор 8х3 і призначена для спільної роботи з БІС К1804ВН1 у складі БОЗП із кількістю рівнів пріоритетів, великим 7. Один такий шифратор обслуговує до 8 БІС
К1804ВН1 (БОЗП на 31 рівня пріоритетів).

4.4. БЛОК ВНУТРІШНЬОЇ СИНХРОНІЗАЦІЇ

Блок внутрішньої синхронізації (БВС) являє собою системний тактовий генератор і призначений для синхронізації внутрішніх блоків процесора. Він зібраний на єдиній БІС К1804ГГ1, що має стабілізований (за допомогою зовнішнього кварцевого резонатора) генератор опорної частоти від 1 до 30
МГц, мікропрограмувальну тривалість циклу тактових імпульсів від 3 до 10 періодів опорної частоти і стану «робота», «останов», «чекання», «кроковий режим».

Рекомендуем скачать другие рефераты по теме: рефераты по истории, бесплатные доклады.



Предыдущая страница реферата | 1  2  3  4  5  6  7 | Следующая страница реферата

Поделитесь этой записью или добавьте в закладки