История процессоров

Категория реферата: Рефераты по информатике, программированию
Теги реферата: реферат поведение, реферат образование
Добавил(а) на сайт: Лещенко.

. масштабируемость архитектуры до большого количества исполнительных функциональных устройств,

. параллелизм в машинном коде,

. предсказание ветвлений (предикацию),

. спекулятивное выполнение (загрузку по предположению).

Основная особенность EPIC та же, что и у VLIW, - распараллеливанием потока команд занимается компилятор, а не процессор. Достоинства данного подхода заключаются в том, что упрощается архитектура процессора, причем он не тратит время на анализ потока команд. Кроме того, в отличие от процессора компилятор способен проводить анализ по всей программе, а не по сравнительно небольшому ее участку. Поскольку практически любая программа должна запускаться многократно, выгоднее распараллелить ее один раз (при компиляции), а не каждый раз, когда она исполняется на процессоре.

В архитектуре Itanium насчитывается по 128 64-разрядных целочисленных регистров общего назначения и 80-разрядных регистров вещественной арифметики, а также 64 одноpазpядных пpедикатных pегистpа. Все они доступны для программирования; кроме того, имеется множество недоступных внутренних служебных регистров, используемых самим процессором. 64 одноразрядных регистра используются для организации логики предсказания ветвления и выполнения команд в порядке, отличном от последовательного.

Для достижения явного параллелизма в формат команд IA-64 введены дополнительные разряды маски, которые явно указывают на зависимости между командами. До сих пор задача определения таких зависимостей полностью ложилась на аппаратуру процессора. Здесь же вводится понятие групп команд.
Все они независимы, и их следует выдавать на выполнение в разные исполнительные устройства. Разряды маски указывают на зависимости не только внутри нескольких команд, но и между группами команд. По три команды IA-64 объединяются в так называемую связку, имеющую емкость 128 разрядов. Связка содержит три команды и шаблон, в котором указано, какие есть зависимости между командами (например, можно ли с первой командой запустить параллельно вторую или же она должна выполниться только после первой и т.п.).

В современных процессорах активно используются методики предсказания ветвлений и спекулятивного выполнения. Однако в существующих на сегодня моделях очень много времени уходит на вычисление ветвей программы, которые впоследствии не используются. Другое дело Itanium. Если в исходной программе встречается условное ветвление, то команды из разных ветвей помечаются разными предикатными регистрами (команды имеют для этого предикатные поля); далее они выполняются совместно, но их результаты не записываются, пока значения предикатных регистров не определены. Когда, наконец, вычисляется условие ветвления, предикатный регистр, соответствующий правильной ветви, устанавливается в 1, а другой - в 0.
Перед записью результатов процессор проверяет предикатное поле и записывает результаты только тех команд, предикатное поле которых содержит предикатный разряд, установленный в единицу.

Еще одна особенность архитектуры Itanium - предсказание и исполнение по предположению. Этот механизм должен снизить простои процессора, связанные с ожиданием выполнения команд загрузки из относительно медленной основной памяти. Компилятор перемещает команды загрузки данных из памяти так, чтобы они выполнились как можно раньше. Следовательно, когда данные из памяти понадобятся какой-либо команде, процессор не будет простаивать.
Перемещенные таким образом инструкции называются командами загрузки по предположению и помечаются особым образом. А непосредственно перед командой, использующей загружаемые по предположению данные, компилятор вставит команду проверки предположения. Если при выполнении загрузки по предположению возникнет исключительная ситуация, процессор сгенерирует исключение только тогда, когда встретит команду проверки предположения.
Если, например, команда загрузки выносится из ветвления, а ветвь, из которой она вынесена, не запускается, то возникшая исключительная ситуация игнорируется.

С выходом Itanium сравнение процессоров по частоте практически теряет смысл. Теперь придется применять новые методики, учитывающие не только количество реально выполненных за один такт инструкций, но и качество анализа компилятором исполняемой программы, поскольку результирующая производительность будет сильно зависеть от этого (процессор ведь может работать с огромной скоростью, вычисляя ненужные ветви программы).

Расширение x86

По заявлению разработчиков, Itanium полностью совместим с современными
32-разрядными приложениями. Однако вряд ли эти программы будут работать на
64-разрядном кристалле быстрее. Более того, как полагают некоторые специалисты, возможно, придется привыкать и к более медленным темпам. Зато новые, специализированные приложения оставят всех позади. Например, уже на этапе опытного производства кристаллов архитектура процессора Itanium продемонстрировала высокое быстродействие алгоритмов защиты информации, интенсивно использующих вычислительные мощности.

Второй по величине производитель микропроцессоров с архитектурой x86 - корпорация AMD (http://www.amd.com) тоже обнародовала свои планы создания
64-разрядных кристаллов. Однако в отличие от конкурентов она избрала эволюционный путь: добавила 32 разряда к уже имеющимся 32. Теперь регистры расширились до 64 разрядов, появились команды манипуляции с 64-разрядными данными, да и шина адреса увеличилась до 64 разрядов. В итоге родилась архитектура x86-64. Первоначально подобный процессор был назван "кувалдой"
(Sledgehammer). Команды нового кристалла отличаются от команд процессоров x86 только наличием префикса, указывающего на их разрядность.

Кроме шестнадцати регистров общего назначения, имеются восемь 64- разрядных регистров для операций вещественной арифметики. Первые восемь регистров "кувалды" даже обозначаются названиями, отражающими их x86- происхождение: RAX, RBX, RCX, RDX, RSP, RBP, RSI, RDI. Так, восемь младших разрядов RAX фактически эквивалентны регистру A (аккумулятору) процессора i8080 и регистру AL i8086. Разряды 8-15 эквивалентны регистру AH i8086.
Объединение этих двух полей представляет регистр AX i8086. Битовое поле 0-
31 - полный эквивалент регистра EAX в 32-разрядных 80x86. Дополняют архитектуру нового процессора шестнадцать 128-разрядных регистров для хранения операндов SIMD-инструкций.

Обеспечена полная аппаратная поддержка выполнения инструкций x86-32 на уровне ядра. В отличие от процессора Itanium, здесь должна обеспечиваться полноценная реализация 8-, 16- и 32-разрядных приложений без потери производительности. Таким образом, на одном процессоре смогут одновременно и независимо работать 16- и 32-разрядные приложения. Это должно сделать переход пользователей на новую платформу безболезненным. Процессоры смогут работать в двух режимах - Long и Legacy Mode. В первом кристалл будет работать как x86-64, а во втором - как x86-процессор, совместимый с 16- и
32-разрядными приложениями и поддерживающий расширение SSE.

Планируется выпустить две модели 64-разрядного микропроцессора: собственно Sledgehammer и младшую модель - Clawhammer. Их отличия состоят главным образом в размере кэш-памяти второго уровня. Clawhammer позиционируется как процессор для рабочих станций и будет поддерживать двухпроцессорные системы. Причем размер кристалла не должен превысить 100 кв. мм, что сделает его в достаточной мере дешевым. Sledgehammer, как планируется, будет поддерживать до восьми процессоров.

Процессоры будут содержать интегрированный контроллер памяти, совместимый с технологией HyperTransport. Это позволит напрямую работать с системной памятью, минуя системную шину и набор микросхем. Для возможности обращения к одному и тому же сегменту памяти в мультипроцессорных системах будет использоваться архитектура NUMA (Non-Uniform Memory Access). Каждому процессору будет отведен отдельный сегмент памяти, но при необходимости будет доступен и сегмент памяти другого процессора. AMD разрабатывает два набора микросхем с поддержкой HyperTransport. Первый чипсет Golem предназначен для серверов и оснащен мостом HyperTransport-PCI-X, а второй,
Lokar для рабочих станций, имеет встроенную поддержку интерфейса AGP 8X и мост HyperTransport-AGP. Новые процессоры будут изготавливаться с учетом проектных норм 0,13 мкм и технологии SOI (Silicon On Insulator - "кремний на изоляторе"). Поскольку массовое производство кристаллов начнется не ранее 2002 г., говорить о конкуренции между семействами Itanium и Hammer пока преждевременно.

По материалам http://www.bytemag.ru/ журнал для ИТ-профессионалов

В данной КУРСОВОЙ РАБОТЕ использовались статьи, извлеченные исключительно из мировой паутины или Интернета.

В связи с этим затрудняюсь оформить список литературы надлежайшим образом.

http://www.maxwolf.ru/faq/cpu.html http://www.bytemag.ru/ http://www.intel.com/ http://www.amd.com http://www.hp.com

И прошу простить за всяческие лирические отступления.

МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ОТКРЫТЫЙ УНИВЕРСИТЕТ

(филиал г. Чебоксары)

КУРСОВАЯ РАБОТА по информатике на тему «История процессоров»

Поделитесь этой записью или добавьте в закладки