Разработка программной и аппаратной поддержки к методическим указаниям Программирование микроконтроллеров
Категория реферата: Рефераты по информатике, программированию
Теги реферата: сочинения по русскому языку, культурология
Добавил(а) на сайт: Случевский.
Предыдущая страница реферата | 5 6 7 8 9 10 11 12 13 14 15 | Следующая страница реферата
1.4.3. Ввод с матричной клавиатуры.
Во многих приложениях требуется производить ввод данных с клавиатуры.
Это может быть реализовано при помощи отдельных кнопок, но такой подход
слишком расточителен с точки зрения использования линий ввода/вывода МК.
Лучшим решением является использование матричной клавиатуры, которая
представляет собой набор ключей, объединенных в ряды и столбцы (см. рис.
1.11).
Рис. 1.11. Подключение к МК матричной клавиатуры.
Для чтения состояния определенного ключа на столбец подается сигнал, а затем считывается состояние рядов. Обычно ряды подключаются к высокому потенциалу, а опрашиваемый столбец соединяется с землей. Если при сканировании считывается низкий уровень сигнала, то это означает, что ключ в данной позиции ряд-столбец замкнут. На рис. 1.11 показаны два МОП- транзистора, которые используются для подключения столбцов к земле. Но в некоторых МК выводы могут работать в режиме с открытым коллектором, и следовательно имитировать работу этих транзисторов, делая их включение ненужным.
Матричная клавиатура может быть расширена практически до любого размера, используя при этом небольшое число выводов МК. Например, 104- клавишная клавиатура ПК – это матрица, содержащая 13х8 ключей.
2. ОСОБЕННОСТИ ПОСТРОЕНИЯ И ФУНКЦИОНИРОВАНИЯ МИКРОКОНТРОЛЛЕРОВ ФИРМЫ
ATMEL СЕМЕЙСТВА AVR
2.1. Архитектура микропроцессорного ядра AVR-микроконтроллеров
Архитектура AVR была оптимизирована так, чтобы соединить достоинства
Гарвардской и Принстонской (Фон Неймана) архитектуры для достижения очень
быстрого и эффективного выполнения программ. Такая организация обеспечивает
высокую эффективность процессора при обработке данных.
Основной идеей всех RISC (Reduced Instruction Set Computer), как известно, является увеличение быстродействия за счет сокращения количества операций обмена с памятью программ. Для этого каждую команду стремятся уместить в одну ячейку памяти программ. При ограниченной разрядности ячейки памяти это неизбежно приводит к сокращению набора команд микропроцессора.
У AVR-микроконтроллеров в соответствии с этим принципом практически все команды (исключая те, у которых одним из операндов является 16- разрядный адрес) также упакованы в одну ячейку памяти программ. Но сделать это удалось не за счет сокращения количества команд процессора, а путем расширения ячейки памяти программ до 16 разрядов. Такое решение является причиной богатства системы команд AVR по сравнению с другими RISC- микроконтроллерами.
Организация памяти AVR выполнена по схеме Гарвардского типа, в которой разделены не только адресные пространства памяти программ и памяти данных, но также и шины доступа к ним. Для более углубленного понимания архитектуры приведем две схемы (см. рис. 2.1 и 2.2).
Вся программная память AVR-микроконтроллеров выполнена по технологии
FLASH и размещена на кристалле. Она представляет собой последовательность
16-разрядных ячеек и имеет емкость от 512 слов до 64K слов в зависимости от
типа кристалла.
Разделение шин доступа (рис. 2.2.) к FLASH памяти и SRAM памяти дает возможность иметь шины данных для памяти данных и памяти программ различной разрядности, а также использовать технологию конвейеризации. Конвейеризация заключается в том, что во время исполнения текущей команды программный код следующей уже выбирается из памяти и дешифрируется.
Рис. 2.1. Архитектура AVR-микроконтроллеров.
Рис. 2.2. Структурная схема архитектуры процессора семейства AVR.
Для сравнения вспомним, что у микроконтроллеров семейства MCS-51 выборка кода команды и ее исполнение осуществляются последовательно, что занимает один машинный цикл, который длится 12 периодов кварцевого резонатора.
В случае использования конвейера приведенную длительность машинного
цикла можно сократить. Например, у PIC-микроконтроллеров фирмы Microchip за
счет использования конвейера удалось уменьшить длительность машинного цикла
до 4 периодов кварцевого резонатора. Длительность же машинного цикла AVR
составляет один период кварцевого резонатора. Таким образом, AVR способны
обеспечить заданную производительность при более низкой тактовой частоте.
Именно эта особенность архитектуры и позволяет AVR-микроконтроллерам иметь
наилучшее соотношение энергопотребление/производительность, так как
потребление КМОП микросхем, как известно, определяется их рабочей частотой
[9,11].
Программная модель AVR и система команд.
На рисунке 2.3 изображена программная модель AVR-микроконтроллеров, которая представляет собой диаграмму программно доступных ресурсов AVR.
Центральным блоком на этой диаграмме является регистровый файл из 32
оперативных регистров (R0-R31) или как их обычно называют регистры общего
назначения (РОН). Все РОН непосредственно доступны АЛУ. Старшие регистры
(см. рис. 2.4.) объединены парами и образуют три 16-разрядных регистра, предназначенных для косвенной адресации ячеек памяти (AVR без SRAM имеют
только один 16-битный регистр Z).
Рис. 2.3. Программная модель AVR-микроконтроллеров.
Регистровый файл, блок регистров ввода/вывода и оперативная память, как показано на рис. 2.3, образуют единое адресное пространство, что дает
возможность при программировании обращаться к 32 оперативным регистрам и к
регистрам ввода/вывода как к ячейкам памяти, используя команды доступа к
SRAM (в том числе и с косвенной адресацией) [8].
Все арифметические и логические операции, а также часть операций
работы с битами выполняются в АЛУ только над содержимым РОН. Следует
обратить внимание, что команды, которые в качестве второго операнда имеют
константу (SUBI, SBCI, ANDI, ORI, SBR, CBR), могут использовать в качестве
первого операнда только регистры из второй половины РОН (R16-R31). Команды
16-разрядного сложения с константой ADIW и вычитания константы SBIW в
качестве первого операнда используют только регистры R24, R26, R28, R30.
Рис. 2.4. Регистровый файл или РОН.
Во время выполнения арифметических и логических операций или операций
работы с битами АЛУ формирует те или иные признаки результата операции, то
есть устанавливает или сбрасывает биты в регистре состояния SREG (Status
Register) (см. рис. 2.5).
Рекомендуем скачать другие рефераты по теме: социальная работа реферат, изложение язык.
Предыдущая страница реферата | 5 6 7 8 9 10 11 12 13 14 15 | Следующая страница реферата