Структурная схема ЭВМ
Категория реферата: Рефераты по информатике, программированию
Теги реферата: шпаргалки по управлению, скачать изложение
Добавил(а) на сайт: Елена.
Предыдущая страница реферата | 7 8 9 10 11 12 13 14 15 16 17 | Следующая страница реферата
Для расширения функциональных возможностей ЭВМ в системное
обеспечение ЭВМ входит программа обращения к библиотеке подпрограмм.
Библиотека содержит программы стандартных функций, а так же программы ввода
- вывода
43. МИКРОПРОЦЕССОРНЫЙ КОМПЛЕКТ К 1804.
Процессор - это цифровое устройство, входящее в ЭВМ и выполняющее
обработку информации в соответствии с заложенной в ЭВМ программой.
Программа находится в памяти ЭВМ и состоит из отдельных команд, понятных
для процессора. В каждой команде содержатся сведения о том, откуда взять
исходные данные, какую операцию над ними выполнять и куда поместить
результат. Процессор состоит из двух взаимосвязанных устройств:
операционного устройства (ОУ) и управляющего устройства (УУ).
ОУ предназначено для выполнения операций. Оно включает в себя в качестве узлов регистры, сумматоры, каналы передачи информации, мультиплексоры для коммутации каналов, дешифраторы и т.д. УУ координирует действие узлов ОУ. УУ вырабатывает в определенной временной последовательности управляющие сигналы, под действием которых в узлах ОУ выполняются требуемые действия. Благодаря достижениям микроэлектроники, обеспечивающей в одной микросхеме упаковку десятков тысяч элементов, такое сложное цифровое устройство, как процессор, разрешается в одном или
[pic] нескольких БИС. Слово "большие" относится не к физическим размерам схемы, а к степени интеграции элементов схемы.
Рассмотрим построение и функционирование микропроцессорной секции
К1804ВС1, на базе которой создан процессор серийно выпускаемой мини-
ЭВМ СМ - 1420.
Микропроцессорная секция (МПС) представляет собой 4-х разрядную
секцию, в которой возможны хранение и обработка 4-х разрядных данных.
Объединением нескольких секций можно построить многоразрядное ОУ
процессора.
БЛОК ВНУТРЕННЕЙ ПАМЯТИ (БВП). В блоке имеется регистровое
запоминающее устройство (РЗУ), содержащее 16 4-х разрядных регистров.
Адреса регистров представляются 4-х разрядными кодовыми операциями. РЗУ
имеет два адресных входа А3...А0 и В3...В0, на которые информация
поступает из команды.
Задавая в полях команды адреса А3...А0 и В3...В0, можно
одновременно производить чтение и выдачу на выходы А и В РЗУ содержимого
любой пары регистров. При совпадении адресов А3...А0 и В3...В0 на оба
входа А и В РЗУ передается содержимое одного и того же регистра. Выданное
на выходы А и В содержимое регистров РЗУ принимается соответственно в
регистры PrA и PrB. Далее эти регистры служат источниками операндов, над
которыми выполняются операции. Запись в РЗУ в каждом тактовом периоде может
производить лишь в один из регистров, адрес которого задается шиной
В3...В0. Записываемые в РЗУ данные поступают на вход РЗУ с выхода
арифметико-логического устройства (АЛУ) через узел сдвигателя данных АЛУ
(СДА). Данные через СДА могут передаваться без сдвига либо со сдвигом на
один разряд влево и вправо. Таким образом, за один тактовый период из РЗУ
может быть выдано содержимое двух регистров, над ними в АЛУ выполнена
некоторая операция, и полученный в АЛУ результат сдвинут вправо или влево
и записан в регистр РЗУ. Выводы PR0 и PR3 в зависимости от направления
сдвига служат входом или выходом, через которые производится запись
значения в освобождающиеся при сдвиге разряд и выдача содержимого
выдвигаемого разряда. Чтение из регистров РЗУ, адресуемых шинами А3...А0 и
В3...В0 происходит при высоком уровне тактового сигнала Т.
Вход РЗУ при этом логически отключен, и РЗУ не реагирует на поступающую на вход информацию. Выдаваемые из РЗУ данные принимаются в регистры операндов PrA и PrB, построенные на простых триггерах.
При низким уровне тактового сигнала (временной интервал t2 - t3) входы регистров PrA и PrB логически отключаются от выходов РЗУ и регистры продолжают хранить принятую информацию. При этом в регистр РЗУ, адресуемый шиной В3...В0, производится запись передаваемой через СДА информации таким образом, что чтение и запись в РЗУ разнесены во времени.
БЛОК РАБОЧЕГО РЕГИСТРА Q (БР). Блок содержит одиночный 4-х разрядный регистр Q, построенный на триггерах D - типа. Содержимое регистра постоянно передается в узел АЛУ (в блоке БАЛ). Запись же в регистр может производится по положительному перепаду тактовых импульсов. Данные на вход регистра передаются через узел сдвигателя регистра Q (CP), который работает аналогично узлу СДА блока БВП, передавая записываемые в регистр данные без сдвига либо со сдвигом на один разряд влево или вправо. В отличии от СДА, через который передается либо результат операции с выхода АЛУ либо содержимое самого регистра Q. Последнее обеспечивает возможность выполнения сдвига содержимого регистра Q, производимого параллельно с операцией в АЛУ.
БЛОК АРИФМЕТИКО - ЛОГИЧЕСКИЙ (БАЛ). АЛУ имеет два 4-х разрядных входа
R и S. Данные на эти входы поступают с выхода селектора источников
данных (СИД). Кроме этих входов АЛУ имеет вход для подачи переноса С0. На
вход R АЛУ СИД коммутирует или выход регистра PrA блока БВП или внешнюю
шину данных D3...D0 либо передает на этот вход нулевое значение. На вход 8
СИД коммутируют один из трех источников (PrA, PrB, PrQ) или передают
нулевое значение.
Результат операции с выхода АЛУ, как отмечалось выше, подается на
сдвигатели СДА и СР блоков БВП и БР. Кроме того, результат операции
подается на селектор выходных данных (СВД), который коммутирует в выходную
шину У3...У0. Содержимое регистра PrA блока БВП либо выход АЛУ. СВД
построен на элементах с тремя состояниями и управляется сигналом Е...
Передача информации на шину У3...У0 производится при управляющем сигнале
Е...= 0, при сигнале Е...= 1 СВД переводится в третье (выключенное)
состояние, и микросхема МПС отключается от шины У3...У0.
АЛУ имеет выходы, на которых формируются следующие признаки результата выполненной информации:
- Z - признак нулевого результата (Z=1, если результат равен нулю).
- F3 - старший разряд результата, который может рассматриваться как знаковый разряд.
- С4 - признак переноса (при выполнении арифметических операций С4=1, если возникает перенос из старшего разряда).
- OVR - признак перевыполнения (при выполнении арифметических операций OVR = С3 + С4, где С3 - перенос, передаваемый в старший разряд); если числа представляются со знаковым разрядом, то при
OVR = 1 искажается знаковый разряд, т.е. результат оказывается ошибочным.
Обозначение символом - это операция по разрядного суммирования по модулю 2 (эту операцию называют так же операцией "исключающее или" или операцией "неравнозначности").
БЛОК УПРАВЛЕНИЯ (БУ). Блок предназначен для преобразования содержимого поля кода операции i8...i0 команды в систему управляющих сигналов, под действием которых в узлах микросхемы МПС выполняются операции.
44. АССЕМБЛЕР К580
После того, как программа написана на языке высокого уровня она транслируется в машинный код, но программу можно написать на ассемблере, который так же как и машинный код ориентирован на архитектуру данной машины. Ассемблером называется программа - транслятор с символического языка, который называется языком ассемблера. Язык называется символическим, потому что операции в нем записываются в виде сокращений английских названий этих операций.
Рассмотрим операцию сложения 2-х 16-ти значных десятичных чисел, записанных в двоично - десятичном коде. Чтобы сложить их в 8-ми разрядном
МП надо повторить операцию сложения 8 раз. Один из регистров используется в
качестве счетчика. Две пары регистров используют для указания адресов в
ОЗУ, в котором записаны слагаемые. Сложение начинается с младших разрядов.
Каждая десятичная цифра записывается 4-мя разрядами, значит в первом цикле
будут складываться две десятичные цифры.
Рекомендуем скачать другие рефераты по теме: бесплатные рефераты без регистрации, доклад по истории на тему.
Предыдущая страница реферата | 7 8 9 10 11 12 13 14 15 16 17 | Следующая страница реферата