Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9  10  11 | Следующая страница реферата

Файл регистров общего назначения

Все команды оперирующие регистрами прямо адресуются к любому из регистров за один машинный цикл. Единственное исключение - пять команд оперирующих с константами SBCI, SUBI, CPI, ANDI, ORI и команда LDI, загружающая регистр константой. Эти команды работают только со второй половиной регистрового файла - R16..R31. Команды SBC, SUB, CP, AND и OR, также как и все остальные, применимы ко всему регистровому файлу.
Каждому регистру присвоен адрес в пространстве данных, они отображаются на первые 32 ячейки ОЗУ. Хотя регистровый файл физически размещен вне ОЗУ, подобная организация памяти дает гибкий доступ к регистрам. Регистры X, Y и
Z могут использоваться для индексации любого регистра. Кроме обычных функций, регистры R26..R31 имеют дополнительные функции, эти регистры можно использовать как адресные указатели в области памяти данных. Эти регистры обозначаются как X,Y,Z и определены следующим образом:

| |15 |
|Регистр |0 |
|X | |
| |7 |7 |
| |0 |0 |
| |1Bh (R27) |1Ah (R26) |

| |15 |
|Регистр |0 |
|Y | |
| |7 |7 |
| |0 |0 |
| |1Dh (R29) |1Ch (R28) |

| |15 |
|Регистр |0 |
|Z | |
| |7 |7 |
| |0 |0 |
| |1Fh (R31) |1Eh (R30) |

При различных режимах адресации эти регистры могут использоваться как фиксированный адрес, для адресации с автоинкрементом или с автодекрементом.

Арифметико-логическое устройство - АЛУ

АЛУ процессора непосредственно подключено к 32 регистрам общего назначения. За один машинный цикл АЛУ производит операции между регистрами регистрового файла. Команды АЛУ разделены на три основных категории - арифметические, логические и битовые.

Загружаемая память программ.

AT90S2333/4433 содержат 2/4 кБ загружаемой флэш памяти для хранения программ. Поскольку все команды занимают одно 16- или 32-разрядное слово, флэш память организована как 1/2 Kx16. Флэш-память выдерживает не менее
1000 циклов перезаписи. Программный счетчик имеет ширину 10/11 бит и позволяет адресоваться к 1024/2048 словам программной флэш-памяти.

Подробно загрузка флэш памяти будет рассмотрена дальше.

EEPROM память данных

AT90S2333/4433 содержат 128/256 байт электрически стираемой энергонезависимой памяти (EEPROM). EEPROM организована как отдельная область данных, каждый байт которой может быть прочитан и перезаписан.
EEPROM выдерживает не менее 100000 циклов записи/стирания. Доступ к энергонезависимой памяти данных рассмотрен ниже и задается регистрами адреса, данных и управления. Дальше будет рассмотрена загрузка данных в
EEPROM через SPI интерфейс.

Статическое ОЗУ данных

На рисунке приведенном ниже показана организация памяти данных в
AT90S2333/4433.
224 ячейки памяти включают в себя регистровый файл, память ввода/вывода и статическое ОЗУ данных.
Первые 96 адресов используются для регистрового файла и памяти ввода/вывода, следующие 128 - для ОЗУ данных.
При обращении к памяти используются пять различных режимов адресации: прямой, непосредственный со смещением, непосредственный, непосредственный с предварительным декрементом и непосредственный с постинкрементом. Регисты
R26..R31 регистрового файла используются как указатели для непосредственной адресации. Прямая адресация имеет доступ ко всей памяти данных.
Непосредственная адресация со смещением используется для доступа к 63 ячейкам базовый адрес которых задается содержимым регистров Y или Z.
Для непосредственной адресации с инкрементом и декрементом адреса используются адресные регистры X, Y и Z.
При помощи любого из этих режимов производится доступ ко всем 32 регистрам общего назначения, 64 регистрам ввода/вывода и 128 ячейкам ОЗУ.

Время выполнения команд.

ЦПУ процессора AVR управляется системной частотой генерируемой внешним резонатором. Внутреннее деление частоты генератора не используется. В процессоре организован буфер (pipeline) команд, при выборе команды из памяти программ происходит выполнение предыдущей команды. Подобная концепция позволяет достичь быстродействия 1MIPS на MHz, уникальных показателей стоимости, быстродействия и потребления процессора.

|Регистровый файл |Область адресов |
| |данных |
|R0 |00h |
|R1 |01h |
|: |: |
|R30 |1E |
|R31 |1F |
|Регистры | |
|вводавывывода | |
|00h |20h |
|01h |21h |
|: |: |
|3Eh |5Eh |
|3Fh |5Fh |
|- |Встроенное ОЗУ |
|- |61h |
|- |: |
|- |DEh |
|- |DFh |

Пространство ввода/вывода AT90S2333/4433

|Адреса|регист|название |функции |
| |ры | | |
|3Fh(5F|SREG |Status REGister |Регистр Состояния |
|h) | | | |
|3Dh(5D|SP |Stack pointer low |Указатель стека |
|h) | | | |
|3Bh(5B|GIMSK |General Interrupt MaSK |Общий регистр маски прерываний |
|h) | |register | |
|3Ah(5A|GIFR |General Interrupt Flag |Общий регистр флагов прерываний |
|h) | |Register | |
|39h(59|TIMSK |Timer/counter Interrupt |Регистр маски прерываний от |
|h) | |mask register |таймера/счетчика |
|38h(58|TIFR |Timer/counter Interrupt |Регистр флага прерывания |
|h) | |Flag register |таймера/счетчика |
|35h(55|MCUCR |MCU general Control |общий регистр управления |
|h) | |Register |микроконтроллером |
|34h(54|MCUSR |MCU Status Register |рег.состояния микроконтрол. |
|h) | | | |
|33h(53|TCCR0 |Timer/Counter 0 Control |Регистр управления таймером |
|h) | |Register |счетчиком 0 |
|32h(52|TCNT0 |Timer/Counter 0 (8-бит) |Таймер/счетчик 0 (8 бит) |
|h) | | | |
|2Fh(4F|TCCR1A|Timer/Counter 1 Control |Рег. A управления таймером |
|h) | |Register A |счетчиком 1 |
|2Eh(4E|TCCR1B|Timer/Counter 1 Control |Рег. B управления таймером |
|h) | |Register B |счетчиком 1 |
|2Dh(4D|TCNT1H|Timer/Counter 1 High byte |Таймер/счетчик 1 старший байт |
|h) | | | |
|2Ch(4C|TCNT1L|Timer/Counter 1 Low byte |Таймер/счетчик 1 младший байт |
|h) | | | |
|2Bh(4B|OCR1H |Output Compare Register 1 |Выход регистра совпаден. 1 старший |
|h) | |high byte |байт |
|2Ah(4A|OCR1L |Output Compare Register 1 |Выход регистра совпаден. 1 младший |
|h) | |low byte |байт |
|27h(47|ICR1H |T/C 1 Input Cupture |Регистр захвата ТС 1 старший байт |
|h) | |Register High Byte | |
|26h(46|ICR1L |T/C 1 Input Cupture |Регистр захвата ТС 1 младший байт |
|h) | |Register Low Byte | |
|21h(41|WDTCR |Watchdog Timer Control |Регистр управления сторожевым |
|h) | |Register |таймером |
|1Eh(3E|EEAR |EEPROM Address Register |Регистр адреса энергонезависимой |
|h) | | |памяти |
|1Dh(3D|EEDR |EEPROM Data Register |Регистр данных энергонезависимой |
|h) | | |памяти |
|1Ch(3C|EECR |EEPROM Control Register |Регистр управления |
|h) | | |энергонезависимой памяти |
|18h(38|PORTB |Data Register, Port B |Регистр данных порта B |
|h) | | | |
|17h(37|DDRB |Data Direction Register |Регистр направления данных порта B |
|h) | |Port B | |
|16h(36|PINB |Input pins, Port B |Выводы порта B |
|h) | | | |
|15h(35|PORTС |Data Register, Port С |Регистр данных порта С |
|h) | | | |
|14h(34|DDRС |Data Direction Register |Регистр направления данных порта С |
|h) | |Port С | |
|13h(33|PINС |Input pins, Port С |Выводы порта С |
|h) | | | |
|12h(32|PORTD |Data Register, Port D |Регистр данных порта D |
|h) | | | |
|11h(31|DDRD |Data Direction Register |Регистр направления данных порта D |
|h) | |Port D | |
|10h(30|PIND |Input pins, Port D |Выводы порта D |
|h) | | | |
|0Fh(2F|SPDR |SPI I/O Data Register |Регистр данных порта SPI |
|h) | | | |
|0Eh(2E|SPSR |SPI Status Register |Регистр состоян. порта SPI |
|h) | | | |
|0Dh(2D|SPCR |SPI Control Register |Регистр управл.порта SPI |
|h) | | | |
|0Ch(2C|UDR |UART Data Register |Регистр данных последовательного |
|h) | | |порта |
|0Bh(2B|USR |UART Status Register |Регистр состояния последовательного|
|h) | | |порта |
|0Ah(2A|UCR |UART Control Register |Регистр управления |
|h) | | |последовательного порта |
|09h(29|UBRR |UART Baud Rate Register |Регистр скорости последовательного |
|h) | | |порта |
|08h(28|ACSR |Analog Comparator Control |Регистр управления и состояния |
|h) | |and Status Register |аналогового компарат. |
|07h(27|ADMUX |ADC multiplexer Select |Регистр коммутатора АЦП |
|h) | |register | |
|06h(26|ADCSR |ADC Control and Status |Регистр управления и состояния АЦП |
|h) | |Register | |
|05h(25|ADCH |ADC data register High |Рег данных АЦП (старш.) |
|h) | | | |
|04h(24|ADCL |ADC data register Low |Рег данных АЦП (младш.) |
|h) | | | |
|03h(23|UBRRHI|UART Baud Rate Register |Регистр скорости последовательного |
|h) | |HIgh |порта (старш.) |

Примечание: зарезервированные и неиспользуемые ячейки не показаны

Все устройства ввода/вывода и периферийные устройства процессора располагаются в пространстве ввода/вывода. Различные ячейки этого пространства доступны через команды IN и OUT, пересылающие данные между одним из 32-х регистров общего назначения и пространством ввода/вывода. К регистрам 00h..1Fh можно осуществлять побитовый доступ командами SBI и CBI.
Значение отдельного бита этих регистров можно проверить командами SBIC и
SBIS. Дополнительную информацию по этому вопросу можно найти в описании системы команд.
При использовании специальных команд IN, OUT, SBIS и SBIC, должны использоваться адреса $00..$3F. При доступе к регистру ввода/вывода как к ячейке ОЗУ, к его адресу необходимо добавить $20. В приведенной выше таблице адреса регистров в памяти данных приведены в скобках. Для совместимости с другими устройствами при доступе к зарезервированным битам в них должен записываться ноль, зарезервированные адреса в пространстве ввода/вывода не должны записываться

Регистр состояния – SREG 3Fh(5Fh)

Регистр состояния расположен по адресу 3Fh (5Fh) пространства ввода/вывода и определен следующим образом:

| |SP7 |SP6 |SP5 |SP4 |SP3 |SP2 |SP1 |SP0 |
| |RW |RW |RW |RW |RW |RW |RW |RW |
|Начальное|0 |0 |0 |0 |0 |0 |0 |0 |
|значение | | | | | | | | |

Рекомендуем скачать другие рефераты по теме: инвестиции реферат, форма реферата, конспект урока по русскому языку.



Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9  10  11 | Следующая страница реферата

Поделитесь этой записью или добавьте в закладки