Предыдущая страница реферата | 1  2  3  4  5

Система передачи данных функционирует следующим образом. Источник данных формирует синхронный битовый поток SD и соответствующий синхросигнал
CLK1. Этот поток проходит через логический элемент XOR2. На второй вход этого элемента поступает последовательность скремблирующих битов SC1.
Суммарный (скремблированный) поток SCRD передается по линии и поступает в дескремблер.

После заполнения регистра RG2 информация в нем в точности совпадает с той, которая присутствует в регистре RG1. В дальнейшем все изменения информации в этих регистрах происходят синхронно, так как на их входы подается один и тот же сигнал SCRD (разумеется, с учетом задержки передачи по линии связи). Благодаря этому, SC2 = SC1. Логический элемент XOR4 формирует сигнал принимаемых данных RD, который повторяет исходный сигнал
SD. Это следует из того, что

RD = SCRD ? SC2 = SCRD ? SC1 = SD ? SC1 ? SC1 = SD.

Уточним роль счетчиков лог. 0 и лог. 1, о которых уже кратко упоминалось. Предположим, что эти счетчики исключены из схем скремблера и дескремблера. Схема остается работоспособной при условии, что поток SD не содержит некоторых опасных последовательностей сигналов. Рассмотрим эти последовательности.

При работе системы не исключено, что поступающие от источника данные
SD таковы, что логический элемент XOR2 скремблера в М последовательных тактах сформирует сигнал лог. 0 (М — разрядность сдвигового регистра).
Тогда сдвиговый регистр RG1 (а синхронно с ним и регистр RG2) заполнится нулевыми битами. Если после этого источник сигнала начнет передавать длинную последовательность лог. 0, то на обоих входах логического элемента
XOR2 будут постоянно присутствовать нулевые сигналы, сигнал SCRD также в течение длительного времени будет оставаться нулевым, что крайне нежелательно.

Аналогичная ситуация возможна и после случайного заполнения сдвигового регистра единичными битами. При последующей передаче длинной последовательности сигналов SD = 1 на выходе логического элемента XOR2 поддерживается сигнал лог. 1, который в каждом такте записывается в регистр, подтверждая его состояние «Все единицы».

Введение счетчиков позволяет исключить возможность заполнения регистра
RG1 одинаковыми битами (лог. 0 или лог. 1). Поэтому нет опасности фиксации уровня сигнала в линии при последующей выдаче источником данных длинной последовательности лог. 0 или лог. 1. Но это, к сожалению, не означает, что задача получения гарантированно изменяющегося сигнала SCRD решена
«полностью и окончательно». Действительно, теоретически можно преднамеренно синтезировать сколь угодно длинную последовательность сигналов SD, совпадающую или противофазную последовательности сигналов SC1, какой бы сложной она ни была (ведь ее можно заранее вычислить, зная структуру скремблера и его начальное состояние). В результате такого синтеза получим неизменный сигнал SCRD на протяжении любого желаемого интервала времени!
Точно так же можно было бы синтезировать периодический сигнал SCRD вида
010101... для создания максимального уровня перекрестных помех в соседних проводах многожильного кабеля (например с целью тестирования системы). Но так как начальное состояние регистра RG1 источнику данных не известно, на практике такой синтез невозможен.

Вероятность случайного формирования нескремблируемых последовательностей битов источником данных зависит от разрядности скремблера и может быть небольшой, но с ней нельзя не считаться при проектировании телекоммуникационных устройств.

Список литературы

1. С.М. Сухов, А.В. Бернов, Б.В. Шевкопляс - Синхронизация в телекомуникационных системах. Анализ инженерных решений. - М.: Эко-Трендз,
2003г. - 272с.: ил.

Скачали данный реферат: Jarovyj, Белоногов, Sychkin, Ugolev, Булдаков, Устимович, Юлиан, Shvechikov.
Последние просмотренные рефераты на тему: оценка курсовой работы, антикризисное управление предприятием, рефераты, bestreferat ru.



Предыдущая страница реферата | 1  2  3  4  5

Поделитесь этой записью или добавьте в закладки