Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9  10  11 | Следующая страница реферата

Рисунок A

Выполнение каждой команды производится микропроцессором в строго определенной последовательности действий, которая определяется кодом команды и синхронизируется сигналами Ф1 и Ф2 тактового генератора. Цикл команды - это время выполнения команды. За это время: команда выбирается из памяти, дешифрируется код команды, формируются управляющие сигналы для выполнения команды, завершается воздействие управляющих сигналов. Цикл команды разбивается на машинные циклы - это время, требуемое для обращения к памяти или к устройствам ввода - вывода. Цикл команды состоит из стольких машинных циклов, сколько обращений к памяти или к УВВ потребуется для выполнения этой команды. Команды этого микропроцессора могут содержать от
1 до 5 машинных циклов. В свою очередь каждый машинный цикл состоит из тактов - наименьший промежуток времени, необходимый для выполнения одного элементарного действия в микропроцессоре. Такт равен 1 периоду тактовых импульсов тактового генератора. Машинный цикл может состоять от 3 до 5 тактов. Первые три такта требуются для организации обмена с памятью, а второй и третий такты - для выполнения внутренних операций в микропроцессоре. Отсчет тактов ведется от положительных фронтов импульсной последовательности Ф1. При выполнении любой команды сначала считывается первый байт команды из памяти. Простые команды выполняются за один машинный цикл; сложные команды - за 5 машинных циклов с восемнадцатью тактами.

Для формирования управляющих сигналов искусственно мультиплексируют шину данных, то есть в начале каждого машинного цикла на шину данных микропроцессор выставляет 8 управляющих сигналов, называемых байтом состояния. Байт состояния указывает, какой из машинных циклов выполняется в текущий момент, то есть к какому из внешних устройств происходит обращение.
Байт состояния выставляется на шину данных по переднему фронту сигнала Ф2 в первом такте и снимается с шины данных по переднему фронту Ф2 во втором такте. Для того, чтобы показать, что идет процесс передачи байта состояния, используется выход SYNC микропроцессора: при выводе байта состояния на выходе SYNC =1. Сигнал SYNC=1 позволяет выделить байт состояния из информации передаваемой по шине данных. Байт состояния выдаётся на шину данных в интервале SYNC=1, а используется на протяжении всего машинного цикла. Поэтому байт состояния запоминается в специальном регистре слово- состояния. Запись производится с использованием сигналов SYNC =1 и Ф2=1.
Дешифратор преобразует байт состояния требуемые для текущего машинного цикла системные управляющие сигналы. При формировании этих управляющих сигналов для согласования блоков МПС по временным характеристикам используются выходные сигналы микропроцессора DBIN и WR. Регистр слова- состояния и дешифратор, обеспечивающие формирование системных управляющих сигналов, называются системным контроллером.
Условное графическое обозначение микропроцессора приведено на Рисунок A.

Назначение выводов микропроцессора.
|Сигнал |Назначение |
|D0 - D8 |Двунаправленная 8-разрядная шина данных, которая выполняет: |
| |передачу управляющего слова; обмен данными между регистрами |
| |микропроцессора и блоками МПС. |
|A0-A15 |Направлення от микропроцессора 16 - разрядная шина, которая |
| |выполняет: передачу адреса ячейки памяти при обращении памяти;|
| |передачу адреса внешнего устройства. В этом случае 8-разрядный|
| |адрес УВВ появляется на выводах А0 - А7 и дублируются на |
| |линиях А8 - А15. |
|Сигналы управления шиной данных. |
|DBIN |Выходной сигнал “Прием”. Если DBIN=1, то шина данных настроена|
| |на прием данных в микропроцессор из памяти или УВВ. Если |
| |DBIN=0, то шина данных настроена на вывод информации из |
| |микропроцессора. |
|WR |Выходной сигнал “Выдача данных”. Если WR=0, то микропроцессор |
| |зафиксировал на шине данных 8-разрядный код, который должен |
| |быть воспринят памятью или УВВ. |
|Сигналы | |
|управлен| |
|ия | |
|вводом-в| |
|ыводом | |
|READY |Входной сигнал “Готовность” от УВВ или памяти. Если READY=1, |
| |то УВВ или память готовы к обмену данными с микропроцессором. |
| |Если READY=1, то УВВ или память не готовы к обмену данными с |
| |микропроцессором . В этом случае микропроцессор входит в режим|
| |“Ожидание”. |
|WAIT |Выходной сигнал “Ожидание”. Если WAIT=1, то микропроцессор |
| |находится в режиме “Ожидание”. |
|INT |Входной сигнал “Запрос прерывания” от УВВ. Если INT=1, |
| |следовательно, одному из УВВ требуется обслуживание. |
|INTE |Выходной сигнал “Разрешения прерывания”. Этот сигнал |
| |информирует УВВ о возможности или невозможности обслуживания |
| |микропроцессором запросов на прерывание. Если INTE=1, то |
| |прерывания разрешены. Если INTE=0, то прерывания запрещены. |
|HOLD |Входной сигнал “Запрос захвата шин” от УВВ. Если HOLD=1, |
| |значит, одно из УВВ требует обмена по прямому доступу к |
| |памяти. |
|HLDA |Выходной сигнал “Подтверждение захвата шин”. Если HLDA=1, то |
| |микропроцессор отключился от системных шин и “отдал” их в |
| |распоряжение УВВ и памяти |
|Сигналы синхронизации. |
|Ф1,Ф2 |Входные сигналы от тактового генератора. |
|SYNC |Выходной сигнал “Синхронизация”. Если SYNC=1, то на шину |
| |данных микропроцессор выставил восемь управляющих сигналов. |
|RESET |Входной сигнал “Сброс”. Сигнал начальной установки |
| |микропроцессора. Если RESET=1 в течение 3 - 4 периодов |
| |тактовой частоты, то микропроцессор прекращает свою работу, |
| |обнуляет счетчик команд и бездействует. Как только RESET=0, |
| |микропроцессор начинает выполнять команду, записанную по |
| |адресу 0000Н. |

D0 Q0

D1 RG Q1

D2 Q2

D3 Q3

D4 Q4

D5 Q5

D6 Q6

D7 Q7

OE

STB

Рисунок B

Так как выходы микропроцессора могут быть нагружены только на 1 ТТЛ- вход, то для согласования шин микропроцессора с памятью и внешними устройствами необходимы шинные формирователи.В этой МПС в качестве шинного формирователя шины адреса используются буферные регистры КР580ИР82. Шина адреса имеет 16 разрядов, итак как этот регистр имеет 8 разрядов, для построения буфера потребуется 2 микросхемы. Одна микросхема формирует буфер для разрядов шины адреса А0 - А7, а другая — А8 - А9. Для записи в регистр информации необходимо подать логическую единицу на вход строба записи STB.
Чтобы этот регистр постоянно передавал данные с выходной шшины микропроцессора на внешнюю шину на вход STB необходимо постоянно подавать высокий уровень. С этой целью вход STB подключается к +5В.

Условное графическое обозначение показано на Рисунок B.

Назначение выводов БИС КР580ИР82
|Сигнал |Назначение |
|D0 - D7 |Информационные входы. Подключаются к выходам микропроцессора |
| |А0-А7 для первой БИС и А8-А9 — для второй БИС. |
|Q0 - Q7 |Информационные выходы. Подключаются соответствующим разрядам |
| |внешней шины. |
|OE |Входной сигнал “Разрешение выхода”. Если OE=0, то |
| |информационные выходы переключаются в высокоимпедансное |
| |состояние. |
|STB |Входной сигнал “Строб записи”. Если STB=1, то в регистр |
| |записываются данные с информационных входов D0 - D7. |

КР580ВК28

BUSEN DB0

DB1

D0 DB2

D1 DB3

D2 DB4

D3 DB5

Рекомендуем скачать другие рефераты по теме: реферат современный мир, красная книга доклад, банк дипломных работ.



Предыдущая страница реферата | 1  2  3  4  5  6  7  8  9  10  11 | Следующая страница реферата

Поделитесь этой записью или добавьте в закладки