Электронно вычислительные машины и вычислительные системы
Категория реферата: Рефераты по информатике, программированию
Теги реферата: бумага реферат, дипломная работа по психологии
Добавил(а) на сайт: Никулаичев.
Предыдущая страница реферата | 5 6 7 8 9 10 11 12 13 14 15 | Следующая страница реферата
- инкрементный +1
Если стек переполнен, то могут быть потеряны либо 1-й элемент, либо все элементы.
Магазин (очередь) – FIFO, т.е. first in first out.
К1002ИР2 (32*8) – микросхема, реализующая магазин (32-слова на 8 разрядов).
RAWR – готовность к записи, т.е. можно еще записать или нет.
RARR – готовность к чтению, т.е. регистр не пуст.
E - разрешение считывания с 32-го регистра.
ER – служит для стирания информации в 1-ом регистре.
Запись производится в 1-й регистр.
Ассоциативные ЗУ(АЗУ). Это безадресные ЗУ обращение к которым ведется по содержимому памяти.
Достоинства – сразу выбираются все элементы, удовлетворяющие данному кода признака, т.е. адрес не нужен. Выигрыш при считывании многих ячеек памяти.
Структурная схема.
БМУ – блок местного управления.
Структурная схема матрицы АЗУ.
ЗЭ – запоминающий элемент, ЧШ1 – числовая шина 1, ШИС – шина индикации совпадений. n – количество элементов в строке (столбце), N – количество строк. РШ1-1 – разрядная шина 1-1.
На разрядную шину подаются коды входного числа. Для проведения сравнения каждый ЗЭ сопровождается логикой совпадения. Эта логика осуществляет сравнение кода признака с кодом хранящемся в ЗЭ.
Каждый ЗЭ обеспечивается схемой равнозначности. А затем на шину реализации совпадения реализуется конъюнкция.
Количество шагов опроса будет определяться разрядности: lопр.=N*n.
Опрос может быть:
1. Последовательно по строкам и по столбцам.
2. Параллельно по столбцам и последовательно по строкам.
3. Параллельно по строкам и последовательно по столбцам.
4. Параллельно по строкам и по столбцам.
Цепочечные ЗУ. Образуется цепочка регистров и информация с некоторой частотой передается постоянно, замыкаясь по концам.
Или
Процессоры
Основные характеристики и параметры процессоров.
I. Архитектура
- структура команд (длина, разделение по полям)
- система команд (количество групп)
Виды архитектуры процессоров:
1. Процессоры с традиционной архитектурой
CISC – комплексная система команд (множество самих команд и различных
структур)
Пример: Intel.
Команда выполняет достаточно большую функцию.
2. RISC – сокращенная система команд.
Меньше команд. Сами команды короче и имеют одинаковый размер. Функции, которые выполняет одна команда, меньше, чем в CISC.
Достоинства: 1 легче обеспечивать распаковку команды
2 лучше аппаратная реализация RISC – процессора
Недостаток: 1 требуется больше команд для реализации программы, чем в CISC
– процессоре
2 RISC не позволяет обеспечить эффективную конвейерную обработку с большим
числом ступеней конвейера
Пример: Apple, Alpha.
3. VLIW – очень длинное слово команды.
Прямо противоположное RISC.
Команд не много, но они очень объемные.
Рекомендуем скачать другие рефераты по теме: доклад на тему физика, доклад по физике.
Предыдущая страница реферата | 5 6 7 8 9 10 11 12 13 14 15 | Следующая страница реферата