Логическое проектирование и минимизация
Категория реферата: Рефераты по информатике, программированию
Теги реферата: стандарты реферата, реферат на тему право
Добавил(а) на сайт: Антиох.
Предыдущая страница реферата | 11 12 13 14 15 16 17 18 19 20 21 | Следующая страница реферата
- к выходу схемы подключить логический анализатор(любой канал);
- синхронизация генератора слов внутренняя, логического анализатора тоже;
- для удобства просмотра, частоты внутренних генераторов выставить таким образом, чтобы 1 импульс приходился на одно деление (например частота генератора 1 kHz, а у анализатора 1 ms/div);
- запустить генератор слов в пошаговом режиме, снимать показания логического анализатора и сравнивать их с исходной таблицей истинности.
Для схемы равенства кодов:
- записать в двоичном коде слово на котором возникают гонки, а также предшествующее ему;
- определить на каких элементах схемы возникают гонки.
3-й вариант: Синтезировать дешифратор адреса для заданного преподавателем 4-х разрядного адреса. Проверить работу при помощи логического анализатора и генератора слов.
- составить таблицу истинности для дешифратора адреса и занести её в логический конвертор;
- конвертировать в уравнение;
- синтезировать схемы в базисах И, ИЛИ, НЕ и ИЛИ-НЕ(NAND), сохранить схемы в текущем каталоге;
- ко входу схемы подключить первые 4 вывода генератора слов;
- загрузить в генератор слов последовательность слов кнопкой Load, файл Parit;
- подключить на выход схемы логический анализатор;
- генератор слов запустить в режиме Burst;
- полученные данные сравнить с исходной таблицей истинности;
- записать в двоичном коде слово на котором возникают гонки, а также предшествующее ему;
- определить на каких элементах схемы возникают гонки;
Таблицу истинности, уравнение и схемы занести в конспект.
4-й вариант: Синтез схемы контроля чётности 4-х разрядных слов. Из методических указаний (см. Рис.5.2 перенести на рабочее поле Electronics Workbench схему контроля чётности вручную. Используя логический конвертор составить таблицу истинности для схемы. Затем схему стереть и по таблице истинности составить логическое уравнение(с помощью конвертора), синтезировать схемы в двух доступных базисах, проверить при помощи генератора слов и логического анализатора.
Рис. 5.2 Схема контроля чётности.
- ко входам перенесённой схемы подключить первые четыре вывода логического конвертора, выход схемы подключить к выводу конвертора, находящемуся вверху справа(расположен обособленно);
- на панели управления логического конвертора “открыть” четыре первые столбца- A, B, C, D;
- “нажать” на кнопку , в столбце Out появится комбинация 0 и 1, что вместе со столбцами A, B, C и D даст таблицу истинности для исследуемой схемы
Рекомендуем скачать другие рефераты по теме: бесплатные рефераты на тему, курсовик.
Предыдущая страница реферата | 11 12 13 14 15 16 17 18 19 20 21 | Следующая страница реферата